електронна поща

sales@sibranch.com

WhatsApp

+8618858061329

Колко знаете за EPI (епитаксиален растеж)?

Jun 19, 2025Остави съобщение

The EPI (Epitaxy) process is a key material growth technology in semiconductor manufacturing. It epitaxies a layer of high-quality single-crystal silicon or silicon alloy material on a single-crystal silicon substrate to provide a better material platform for subsequent device manufacturing. It is widely used in power devices, CMOS, high-speed devices, Bicmos, RF чипове и т.н. .

 

1. Определение на EPI процес

Epitaxy (Epitaxial growth) refers to the growth of the same or different materials along the lattice direction on a crystal substrate (usually single-crystal silicon) with an existing lattice structure to form a new single-crystal material layer with the same crystal orientation as the substrate.

 

2. Основната цел на процеса на EPI

Цел Илюстрирайте
Подобрено качество на кристалите Осигуряване на висококачествени слоеве с ниска плътност
Контрол на концентрацията и типа на допинг Регион, който е по -нисък (ниско легиран) или по -легиран от субстрата, образувайки отклонение на дрейф .
Въвеждане на щам инженерство Въвеждане на SIGE или стресори в EPI слоя за подобряване на мобилността на носителя (като напрегнат силиций)
Осигурява слой за изолация на устройството Поддържа образуването на вертикални изолационни слоеве в SOI, BICMOS и други структури
Поддържа структурите на устройството с високо напрежение

Например, LDMOS и IGBT изискват дебел, нискокачествен EPI слой като дрейф регион за увеличаване на напрежението на разрушаване .

 

 

 

3. Класификация на процесите на EPI

1. Класификация по тип материал

Тип Опишете
Si epi Най -често срещаният, едно кристален силициев епитаксиален слой
Sige Epi Епитаксиални слоеве с леги, легирани с германий за инженеринг или RF устройства
SI: C epi Епитаксиален слой на силиций, легиран с въглерод, за да се ограничи дифузията на бор (PMOS)
III-V EPI GAAS, INP и т.н. ., използвани главно в оптоелектронни устройства, високоскоростни устройства (обикновено не в основната линия на CMOS)

2. Класификация по тип допинг

Тип Опишете
N-тип epi Фосфор/арсен, легиран, подходящ за дрифт слой от захранващи устройства като N-LDMOS
P-тип epi Борн легиран, подходящ за структурата на устройството с P-тип CMOS
Вътрешен епи Много нисък допинг, близо до вътрешен силиций, за приложения с високо напрежение

3. Класификация по структурна форма

Тип Илюстрирайте
Еднослоен EPI Единична дебелина/допинг структура
Многослоен epi Степендиран допинг, като променливи P/N слоеве, необходими за суперфункционални SJ MOSFET структури
Селективен EPI Растат само в местните райони на вафлата (като източник/дренаж), използвани за Finfet или обтегнати структури

 

 

4. Преглед на потока на процеса на EPI
Подготовка на субстрата:

- Поширено почистване на силициеви вафли (почистване на RCA);

- Отстранете оригиналния оксиден слой (обработка на газ HF или HCl);

- Повърхностно намаляване на чистата Si (100) гола повърхност

Кристален растеж (епитаксиална реакция):

-Застрявайте CVD (химическо отлагане на пари);

-Намбортни реакционни газове:

-Sih₄ (силан), sicl₄, hcl

-Допинг газ: ph₃ (фосфор), b₂h₆ (бор), ash₃ (арсен)

Параметри за контрол на процеса:

-Температура: 900 градуса ~ 1200 градуса (гореща стена или реактор на студена стена)

-Посирение: ниско налягане или атмосферно налягане;

-Раз на растежа:<1μm/min (strict requirements on thickness/uniformity)

След обработка:

-Почисността на дебелината на теста, разпределението на допинг;

-Стъпка на измерване на височината;

-Сърфик анализ на дефекти (E . g . с помощта на оптика/sem/afm/и т.н. за откриване на кристална дислокация)

 

5. Общи сценарии за кандидатстване за EPI
1. захранващи устройства (LDMOS, IGBT, диод)
Нисък допинг, дебел EPI слой образува дрейф регион;
Увеличете напрежението на разрушаването и намалете загубата на проводимост .

2. FINFET/CMOS високоефективни устройства

Селективен SIGE EPI в източник/дренаж;

Въвеждане на щам, подобряване на мобилността и намаляване на устойчивостта .
3. RF устройства (RF CMOS, HBT)
Прецизно контролиран SIGE EPI слой образува хетерогенни структури (като SIGE HBT);
Осигурява по -добра честотна характеристика и ниски характеристики на шума .

 

6. Предизвикателства на EPI процеса

Предизвикателство Илюстрирайте
Контрол на дефектите на решетката EPI слоят трябва да поддържа ниска плътност на дислокация (e . g . tdd <1e4)
Прецизно управление на допинг За постигане на <5% вариация, особено в многослойни структури
Чистота на интерфейса Интерфейсните примеси/окисляването могат да причинят кристално несъответствие и електрическо разграждане
Височина на стъпката/управление на стълби Високи изисквания за последваща фотолитография и плоскост
Разходи EPI оборудването е скъпо, бавно и скъпо

 

7. Връзка между EPI и други технологии

Технология Връзка
Сой EPI може да се отглежда на силиконови слоеве за производство на устройства
Finfet Източник/дренаж често използва селективен EPI за въвеждане на щам
Супер кръстовище Множество слоеве от редуващи се p/n тип EPI слоеве образуват структура на високо напрежение MOS
CMOS с високо напрежение EPI слоят представлява район на дрейф с високо напрежение и съвместно оптимизира RON и BV с погребания слой

 

Обобщавайте

Проект Съдържание
Цел Осигуряване на висококачествени, допинг-контролирани единични кристални структури
Начин Химическо отлагане на пари (CVD) Единична епитаксия на вафли върху вафли на вафли на вафли
Приложение Устройства с високо напрежение, RF, Finfet, SOI, захранващи устройства и т.н. .
Предизвикателство Кристални дефекти, точност на допинг, повърхностна плоска, цена